Lamiyi

TSMCは、オープン・イノベーション・プラットフォーム（OIP）における5nm設計インフラストラクチャの完成と提供を発表しました。この完全リリースにより、次世代モバイルおよび高性能コンピューティング（HPC）アプリケーション向けの5nmシステムオンチップ（SoC）設計が可能になります。

同社の 5nm プロセスはすでにリスク生産段階にあり、IC 設計者に新しいレベルのパフォーマンスと電力の最適化を提供します。

TSMCの7nmプロセスと比較して、革新的なスケーリング機能により、ARM Cortex-A72コアのロジック密度は1.8倍、速度は15%向上しています。また、プロセスアーキテクチャによりSRAMとアナログ回路の面積を大幅に削減できます。5nmプロセスは、EUVリソグラフィによるプロセス簡素化のメリットを享受し、歩留まり向上においても大きな進歩を遂げており、TSMCの以前のノードと比較して、同等の段階で最高の技術成熟度を達成しています。

TMSCによると、顧客はすでに集中的な設計作業を開始しており、製品のテープアウト、パイロット活動、早期サンプル生産への道筋をつけているという。AppleはA12プロセッサの製造に同社の7nmプロセスを採用しており、将来のチップ設計には新しい5nmプロセスを採用する可能性が高い。

TSMCの研究開発／技術開発担当バイスプレジデントであるクリフ・ホウ氏は次のように述べています。「TSMCの5ナノメートル技術は、AIと5Gの普及によって指数関数的に増大するコンピューティングパワーの需要に応える、業界最先端のロジックプロセスをお客様に提供します。5ナノメートル技術では、設計と技術のより高度な協調最適化が求められます。そのため、私たちはエコシステムパートナーとシームレスに連携し、シリコン検証済みのIPブロックとEDAツールをお客様にすぐにご利用いただけるようにしています。私たちはこれまで通り、お客様がシリコン開発で成功を収め、市場投入までの期間を短縮できるよう支援することに尽力していきます。」

TSMC 5nm 設計インフラストラクチャ全体は、現在 TSMC Online からお客様がダウンロードできます。